Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

04067650 03-03-92

APPLICATION DATE

APPLICATION NUMBER

09-07-90 02181002

APPLICANT : NEC KYUSHU LTD;

INVENTOR :

MIYAWAKI YOSHIAKI;

INT.CL.


H01L 21/78


TITLE


MANUFACTURE OF

SEMICONDUCTOR DEVICE

保護源







ABSTRACT :

PURPOSE: To reduce the cuttings of a semiconductor substrate and to prevent cracks from occurring in the substrate around a chip region by a method wherein a groove is provided to a wafer along a scribe line provided around a semiconductor chip through an isotropic etching, and another groove is provided to the former groove through an anisotropic etching.

CONSTITUTION: A protective film 4 is formed on the whole surface of a wafer provided with a scribe line 2 of shallow groove formed around a semiconductor chip region through a diffusion process. The protective film 4 formed on the scribe line 2 is so removed through etching as to leave a protective film 4a unremoved on the surface of the semiconductor chip region. Using the protective film 4a as a mask, a groove 5 is formed through an isotropic etching. By this setup, a scribe line 2a composed of the shallow groove formed through a diffusion process and the groove 5 formed through an isotropic etching is provided. Using the protective film 4a as a mask again, a groove 6 is provided through an anisotropic etching. By these processes, a scribe line 2b composed of the shallow groove formed through a diffusion process, the groove 5 formed through an isotropic etching, and the groove 6 formed through an anisotropic etching is formed.

COPYRIGHT: (C)1992,JPO&Japio

⑩日本国特許庁(JP) ⑪特許出額公開

◎公開特許公報(A) 平4-67650

®Int. Cl. 5

砂出 顋 人

識別記号 厅内整理番号

H 01 L 21/78

S 6940—4M ◎公開 平成4年(1992)3月3日

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称 半導体装置の製造方法

> ∰ 類 平2-181002 ❷出 頤 平2(1990)7月9日

砂発 明 者 官 脳 良 誠

九州日本電気株式会社

就本限熊本市八幡町100番地 九州日本军気株式会社内

熊本県熊本市八幡町100番地

四代 理 人 弁理士 内 原

発明の名称

半導体装置の製造方法

物許請求の範囲

ウェハ状態におげる半等体装置の製造方法にお

半導体チップ領域の表面に保護膜を形成する工

前記半導体チップ領域周辺のスクライブライン に、等方性エッチングによる視を形成する工程

前紀スクライブラインに、異方性エッチングに よる得を形成する工程と、

を有することを特徴とする半端体装置の製造方 生.

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特にダ イシングに供するウェハ状態の半導体装置に関す る製造方法における半導体チップ領域表配および スクライブラインの形状の製造方法に関する。 【従来の技術】

従来、ダイシング前段費におけるウェハ状態の 半導体装置(以後、ウェハと特称する)は、最3 図に示す緩断面図のように、私にウェハ1表面に おける半導体チップ領域用辺に拡散工程により形 成された浅い彼からなるスクライブライン2を有

[発明が解決しようとする課題]

していた.

上述したウェハ1に対して、例えばダイヤモン ドブレード3によりダイシングを行なう場合、単 導体装置を構成する半導体基板のくずが発生しや すく半導体チップ領域の表面を投傷したり、半部 体チップ領域周辺近傍における半薄体差板のクラ ックを生じやすいという欠点があった。

(課題を解決するための手段)

本発明の半導体装置の製造方法は。

特别平4-67650 (2)

半導体チップ領域周辺のスクライブラインに、 等方性エッチングによる清を形成する工程と、

スクライブラインに、異方性エッチングによる 浦を形成する工程と、

を有している。

(実施例)

次に本発明について 図館を参照して説明する。 第1回(a)~(d)は、本発明の一天施術を 説明するための工程順の縦断菌図である。

まず、第1図(a)に示すように、半導体チャプ領域周辺に拡散工程により形成された残い薄からなるスクライブライン2を有するウェハ1の企画に、条領第4を独市形成する。

次に、第1図(b)に示すように、スクライブ ライン2上の保護脱4をエッチング除去し、半ず 体チップ很暖の表面に保護離4点を残す。

競いて、那人図(c)に示すように、保護機4 虫をマスクに用い、帯方性エッチングにより演ら を形成する。これにより、拡散工程により形成さ れた扱い減、並びに等方性エッチングによる減5 からなるスクライブライン2 aが形成される。なお、帯方性エッチングは、ウェットエッチングも しくは等方性ブラズマエッチングが好ましい。

引き続いて、第1図(d)に示すように、再び係数数48をマスクに用い、再方性エッチングにより潜6を形成する。これにより、拡置工程により形成された後い溝、等方性エッチングによる減6からなるスクライブライン2 bが形成される。なお、異方性エッチングとしては、例えば反応性イオンエッチング(RIE)を用いる。

第2図に示す縦断面図は、本実施例により得られた半導体装置に対し、ダイシングに適用したときの図である。スクライブライン2bにおいてダイヤモンドグレード3は、図示したように、滞ら、滞らにより形成された深い滞によりガイドされることになる。

ダイシング後、保護原4 a は除去され、続いて 半導体チップのプレイキングが行なわれる。 〔発明の効果〕

以上説明したように本発明は、ダイシングに供するウェハ状態の半準体装置の製造方法において、半導体チップ領域の表面を保護膜で覆い、半導体チップ領域例辺のスクライブラインには前記の保護膜をマスクに用いて等方性、および異方性エッチングを行ない、スクライブラインの部分に深い講を形成している。

このため、グイシングの時点で、ダイヤモンドグルードが深い線にガイドされるため、半事体装置を構成する半導体基型のくずの発生、および半導体基型のの発生は低減する。また、よしんばくずが発生しても、半事体チップ領域表面は保護膜により変われているため、これによる半導体チップ領域表面の損傷は生じない。

図面の団単な説明


第1図(a)~(d)は本発明の一実施例を説明するための工程順の鍵語面図、第2図は本発明の一気施例の選用例を説明するための鍵質面図、


東3図は従来の技術を説明するための緩断面図で ある。

1 … ウェハ、 2 、 2 a 、 2 b … スクライブライン . 3 … ダイヤモンドグレード 、 4 、 4 a … 保護 談、 5 、 6 … 元。


代理人 弁理士 内 赋 智

特開平4-67650(3)





第2図



第3図